Jede Foundry · Erfasst

TSMC fertigt 90% aller von BenchGecko erfassten KI-Chips. Dazu gehören NVIDIAs gesamte Blackwell- und Hopper-Reihe, AMDs Instinct-Serie, Googles TPUs, AWS Trainium und Microsoft Maia. Die Dominanz beruht auf den fortschrittlichen Nodes von TSMC (N4/N5) und der CoWoS-Packaging-Kapazität.

CoWoS (Chip-on-Wafer-on-Substrate) ist die fortschrittliche Packaging-Technologie von TSMC, die GPU-Dies über einen Silizium-Interposer mit HBM-Speicherstapeln verbindet. Die CoWoS-L-Kapazität, nicht die Wafer-Produktion, ist der limitierende Faktor für das Angebot an KI-Chips. TSMC baut die CoWoS-Kapazität zügig aus, doch die Nachfrage von NVIDIA, AMD und Hyperscaler-ASICs übersteigt das Angebot bis 2026.

Ja, aber zu hohen Kosten. SMIC hat mit DUV-Multi-Patterning einen Node auf 7-nm-Niveau erreicht, was mehr Lithografieschritte, geringere Ausbeute und höhere Kosten pro Wafer bedeutet. So wird Huaweis Ascend 910C gefertigt. Ein Versuch auf 5-nm-Niveau ist Berichten zufolge in Entwicklung, steht ohne EUV-Zugang aber vor gravierenden Problemen bei Ausbeute und Kosten.

Intel 18A ist der kommende Node von Intel Foundry auf 1,8-nm-Niveau mit RibbonFET (Gate-All-Around-Transistoren) und PowerVia (Stromversorgung über die Rückseite). Er ist entscheidend für die Halbleiter-Souveränität der USA und das Überleben von Intel als Foundry. Microsoft ist der erste externe Kunde. Gelingt 18A, hätten die USA eine Spitzen-Fab als Alternative zu TSMC.

BenchGecko erfasst 22 Fab-Standorte in 9 Ländern. Sie reichen von TSMCs N3-fähiger Fab 18 in Tainan über SMICs sanktionierte Anlagen in Shanghai bis zu Intels durch den CHIPS Act geförderter Mega-Fab in Ohio. Die Fab-Geografie ist wichtig für Resilienz der Lieferkette, Exportkontrollen und die Nähe zu Rechenzentren.

Die Kapazitätsauslastung gibt an, welcher Prozentsatz der Produktionskapazität einer Foundry genutzt wird. Bei über 95% Auslastung ist eine Foundry praktisch ausgelastet und neue Aufträge haben lange Lieferzeiten. Aktuell laufen die fortschrittlichen Nodes von TSMC mit durchschnittlich 72% Auslastung, das Packaging mit 100%. Die Daten stammen aus den Quartalsberichten.